台积电CoWoS工艺有望导入：碳化硅（SiC）材料供应格局梳理

一. 驱动逻辑

台积电CoWoS工艺属于2.5D先进封装，核心是通过中介层将GPU、HBM高密度集成在同一封装内，实现超高带宽、低延迟的芯片间通信。

CoWoS结构（芯片层-中介层-基板层）中，中介层（Interposer）用于连接芯片层（GPU、HBM）与基板，实现信号高密度互连。

传统中介层采用硅作为基底，碳化硅作为第三代宽禁带半导体材料，热导率等性能显著优于硅，尤其适合高功耗、高集成度AI芯片。

英伟达高阶GPU均采用CoWoS，为提升性能，其拟将CoWoS中阶层材料替换为碳化硅衬底，台积电正推进相关研发。

二. 碳化硅概览

半导体材料按代际划分为三代：第一代硅、锗；第二代砷化镓（GaAs）、磷化铟（InP）；第三代碳化硅（SiC）、氮化镓（GaN）。

碳化硅是由硅和碳以共价键结合形成的化合物半导体，具备高禁带宽度（耐高温）、高热导率（高功率）、高击穿电场（耐高压）、高电子饱和漂移速度（高频）等特性。

根据尺寸分类：6英寸（市场主流）、8英寸（逐步量产阶段）；根据衬底性质分类：

（1）导电型衬底：导电性能好，用于功率器件，如车载电源、直流充电桩、光伏/储能逆变器、工业电源。

（2）半绝缘型衬底：几乎不导电，用于射频器件，如通信基站（功率放大器）、雷达系统。

三. 制备工艺及流程

碳化硅颗粒需经过一系列工序制备成衬底，再通过外延生长得到外延层，以满足下游器件电学性能要求。

3.1 衬底制备

（1）原料合成：将高纯硅粉和碳粉反应合成碳化硅颗粒，主流工艺为碳热还原法。

（2）晶体生长：碳化硅粉通过高温升华再沉积，在籽晶上生长出晶锭；主流工艺为物理气相传输法（PVT法）。

（3）衬底加工：晶锭经过切割、研磨、抛光、清洗等工序，制成标准直径的碳化硅衬底薄片。

3.2 外延生长

（1）衬底预处理：通过原位刻蚀及高温退火，修复晶格缺陷。

（2）外延生长：采用化学气相沉积法（CVD法），在碳化硅衬底表面沉积一层单晶薄膜（外延层），其掺杂类型决定器件功能。

四. 供应格局

海外巨头主导高端衬底市场：Wolfspeed（美）、Coherent（II-VI、美）、罗姆（日）、意法半导体（瑞）、英飞凌（德）。

国内相关厂商：天岳先进（衬底国内龙头）、三安光电（衬底+外延+芯片全链条）、天富能源（参股天科合达）、

设备厂商：晶盛机电（全链条）、晶升股份（长晶炉+外延炉）。